2009年 論文・発表

論文誌

  1. N. Tanabe, H. Hakozaki, H. Ando, Y. Dohi, Z. Luo and H. Nakajo :“An enhancer of memory and network for applications with largecapacity data and non-continuous data accessing”, Journal of Supercomputing, Springer, Dec. 2009, doi : 10.1007/s11227-009-0373-7. (2010.3)
  2. 小笠原 嘉泰，三輪 忍，中條 拓伯:“SMTプロセッサにおけるL1/L2キャッシュアクセス動的切替方式”,情報処理学会論文誌 コンピューティングシステム (ACS), vol.2, No.3, pp.12-25, (2009.9)
  3. J. Yao, K. Ogata, H. Shimada, S. Miwa, H. Nakashima and S. Tomita:“An Instruction Scheduler for Dynamic ALU Cascading Adoption”,情報処理学会論文誌 コンピューティングシステム (ACS), vol.2, No.2, pp.30-47, (2009)

国際会議

  1. M. Nakanishi, Y. Mitsukura, T. Tanaka, S. Miwa, and H. Nakajo:“Extraction of horns in a noisy environment by EMD”,Procs. of the International Workshop on Nonlinear Circuits and Signal Processing (NCSP'10) pp.333−336（2010.3）
  2. Noboru Tanabe, Atsushi Ohta, Pulung Waskito, Hironori Nakajo:“Network Interface Architecture for Scalable Message Queue Processing”,Proc. of 15th International Conference on Parallel and Distributed Systems (ICPADS'09), pp.268-275 (2009.12)
  3. Y. Ogasawara, H. Nakajo:“An Effective Replacement Strategy of Cache Memory for an SMT Processor”,Proceedings of the 12th Euromicro Conference on Digital System Design: Architectures, Methods and Tools (DSD2009), pp. 19-25 (2009.8)
  4. Y. Ogasawara, P. Waskito, S. Miwa, H. Nakajo:“Dynamic Switching Techniques of Accessing L1/L2 Cache on an SMT Processor”,Proceedings of the 2009 International Conference on Computer Desing (CEDS2009), pp. 171-177 (2009.7)
  5. Noboru Tanabe, Manami Sasaki, Hironori Nakajo, Masami Takata & Kazuki Joe:“The Architecture of Visualization System Using Memory With Memory-Side Gathering and CPUs With DMA-Type Memory Accessing”,The 2009 International Conference on Parallel and Distributed Processing Techniques and Applications (PDPTA'09), pp.427-433 (2009.7)
  6. Hironori Nakajo:“Hardware Acceleration and Division of Large-scaled Circuits in a Scalable FPGA System”,International Workshop on Innovative Architecture for Future Generation High-Performance Processors and Systems (IWIA'10) (2010.3)

査読付き国内会議

  1. 小笠原嘉泰, 三輪忍, 中條拓伯：“SMT プロセッサにおける L1/L2 キャッシュアクセス動的切替方式”,先進的計算基盤システムシンポジウム（SACSIS2009）, pp.379-388 (2009.5).

査読なし研究報告

  1. 中西正樹，満倉靖恵，田中聡久，三輪忍，中條拓伯:“経験的モード分解を用いた雑音環境下における警笛抽出手法”,電気学会研究会資料　産業計測制御研究会ＩＩＣ‐10‐071・073〜078, pp.19-22 (2010.3）
  2. 塚本太郎, 田邊昇, 太田淳, 中條拓伯：“ベクトルアクセス機構を有するメモリモジュールによる不連続なDMAの効率化”，情報処理学会ハイパフォーマンスコンピューティング研究会報告，Vol.2010-HPC-124, No.6, pp.1-9 (2010.2)
  3. 中條拓伯, 坂本龍一: “スケーラブルFPGAシステムにおけるハードウェア・アクセラレーション”,電子情報通信学会技術研究報告. Vol.109, No.395 (RECONF2009-73), pp.119-124 (2010.1)
  4. 中條拓伯, 三好健文, 船田悟史, 坂本龍一:“スケーラブルFPGAシステムにおけるハードウェア拡張方式”,電子情報通信学会技術研究報告. Vol.109, No.395 (RECONF2009-73), pp.125-130 (2010.1)
  5. 三輪忍，中條拓伯:“スケジュールド命令キャッシュを用いた高速な命令供給手法”,情報処理学会計算機アーキテクチャ研究会報告 ARC-185, pp.1-8 (2009.10)

口頭発表

  1. 中條拓伯, 三好健文，坂本龍一:“スケーラブルFPGAシステムにおけるハードウェア拡張プロトコル”,信学技報(リコンフィギャラブルシステム研究会（RECONF）(2009.12)

著者

  1. David Money Harris (著), Sarah L. Harris (著), 鈴木貢 (訳), 天野英晴 (訳), 中條拓伯 (訳), 永松礼夫 (訳):ディジタル回路設計とコンピュータアーキテクチャ，翔泳社, ISBN-13: 978-4798115344(2009.8)
    ← 2008年 論文・発表 研究一覧へ戻る 2010年 論文・発表 →